DDR parte inferior de la superficie de partícula ciegos destacados del diseño

[difícil]:

1. El espacio de la placa es pequeño y 4 partículas DDR ocupan un espacio grande.

2. BGA lado DDR planificación de nivel de señal

3. La señal de control de dirección DDR oculta enterrada de tercer orden debe ser T.

[Nuestras contramedidas]: 1. Pegatina inferior de escritorio DDR, enterrado ciego de tercer orden

2. El dispositivo BGA está dividido en tres líneas, el círculo exterior está separado de la primera capa del dispositivo, la central se usa con la segunda capa del dispositivo y el anillo interno es la tercera capa del dispositivo.

3. La señal DDR está en el PIN y la señal de control de dirección se usa alternativamente.

[resultado]:

La disposición DDR ocupa menos espacio, todas las señales tienen una referencia básica y la calidad de simulación de la señal DDR es buena.

DDR

DDR particle